本文将概述正则表达式以及实用的匹配规则，并给出使用表达式的辅助工具：CheatSheet和在线测试工具。获取全文高清图片，可在公众号后台...
正常PCIe设备链路状态跳变为 detect-->polling-->configuration-->L0(gen1)-->recovery-->L0(gen3)-->recovery--&g...
众所周知，随着芯片越来越大，功能越来越丰富，以及移动市场的切实需求，低功耗的芯片设计，越来越受到推崇。这里，结合多年的低功耗设...
Memory Testing（内存测试）：是确保计算机内存（如DRAM、SRAM等）在制造、集成到系统后以及使用过程中能够正确无误地存储和检索数据的...
PERST#作为 Fundamental Reset，是直接通过边带信号PERST#（PCI Express Reset）产生的。Fundamental Reset会复位整个PCIe设备，初始化...
双倍数据速率同步动态随机存取内存（DDR SDRAM 或简称 DRAM）技术如今已成为几乎所有应用的主内存，无论是在高性能计算 (HPC) ，还是在...
思考1：Xeon 6 E-Core“小核”服务器，定位的行业似乎比较明确；思考2：我上一次尝试在1U和2U服务器中使用同一款主板，好像是快20年前了…...
据说Matter设备在物联网三大巨头的加持下，发展的星火燎原，如火如荼，热火朝天。这个东西的一个好处，就是不用通过专用的网关就能使用...
通过逐步深入探讨LPDDR5内存的物理结构，到文章结束时，您将清晰了解与LPDDR5内存相关的关键术语，包括：
在数字时代，DRAM（动态随机存取存储器）扮演着至关重要的角色。它们存储着我们的数据，也承载着我们的记忆。然而，要正确地操作DRAM并...
随着嵌入式设备软件复杂度的提高以及耗材价值的提升，用户对于软件防抄板以及耗材认证的需求日益增加。但是目前市场上常见的低价值的加...
当一个带有DRAM子系统的设备上电时，DRAM达到可操作状态之前会发生一系列事件。以下是根据JEDEC规范中的状态机所显示的DRAM从上电到可操...
热复位（Hot Reset）是一种In-band 复位，其并不使用边带信号。PCIe设备通过向其链路（Link）相邻的设备发送数个TS1 Ordered‐Set（其中...
PCIe PHY（Physical Layer）firmware 是指用于控制和管理PCI Express（PCIe）物理层功能的固件。PHY内部有很多配置和状态寄存器，firmwa...
关于DDR PHY这个部分，是数模混合器件，工作涉及到了很多信号完整性，眼图，模拟等相关的东西我就没讲了。因为确实不太熟悉，只能站在架...
前面学习CXL和CCIX的时候，发现协议里面遵循PCIe规范的地方基本一带而过，难免给进一步研究带来不便。
在PCIe TLP（Transaction Layer Packet）中，tag是分配给特定Non-Posted Request的编号，协议要求CPL/CPLD中的tag 与对应non-post reque...
首先，DRAM通常被组织成一个矩形的存储单元阵列，这些存储单元按照行和列的方式排列。想象一下，就像一个巨大的表格，每个单元格都是一...
1、JTAG是什么？JTAG是20世纪80年代开发的IEEE标准（1149.1），用来解决电路板的生产制造检修问题。现在JTAG还可以用来烧程序、调试以及...
不少同学很好奇在SOC环境里面C代码是怎么执行的？是通过DPI实现SV和C的交互，然后用 SV的task将C的数据转成对应的总线数据下发到各个外...
