版权声明：本文作者：烓围玮未。主要从事ISP/MIPI/SOC/车规芯片设计/SOC架构设计知乎专栏：芯片设计进阶之路微信公众号：芯片设计进阶之...
在芯片开发工程中，通常为了知道工程目录下发生了哪些改动，或者两份源码文件之间有什么不同，会需要用到文件和文件夹的比对工具。使用...
英尚微代理基于自研射频技术和基带算法提供蓝牙MCU。蓝牙MCU配套成熟的网络协议栈和丰富的示例代码及多平台APP工具。部分芯片型号无需二...
CDC是Clock Domain Crossing的缩写，当芯片中有多个异步时钟域，信号从一个时钟域到另一个时钟域时，这是数字IC设计中最关键的问题之一。
版权声明：本文作者：烓围玮未。主要从事ISP/MIPI/SOC/车规芯片设计/SOC架构设计首发于知乎专栏：芯片设计进阶之路微信公众号：芯片设计...
本期我们将讨论 DDR4 的 Gear-down mode (直译：降档) 特性，他是一种提高 DDR 系统兼容性、稳定性的特性
本期我们学习一篇讨论 DDR4 板级设计和信号完整性验证面临的挑战的论文，由来自西门子、富士通以及美光等公司的作者联合完成。
本系列连载于 OpenIC SIG，除了 DDR 学习时间专栏外，OICG 目前正在陆续上线 HDLBits 中文导学的优化版本，欢迎关注/支持/加入我们
根据CEM标准，PCIe add-in card有两个用于热插拔机制的边带信号，分别是PRSNT1#和PRSNT2#，这两个信号是直接连接在一起的，且这两根信号...
我们非常高兴地宣布，Banana Pi的全新OpenWRT One路由器现已正式发售！该产品专为高性能和灵活性设计，适用于各种网络需求，无论是家庭...
sed (stream editor) is a non-interactive command-line text editor.
在LLM的推理过程中，KVCache已经属于必备的技术了。然而，网上现有的解读文章并不够清晰。看了一些文章之后，我决定还是自己写一篇新的...
在Transmitter进入Electrical Idle状态之前，必须向链路伙伴发送一个电气空闲有序集序列（EIOSQ）（另有规定除外），告知对端自身即将进...
在编写代码过程中，我们有时需要对具有一定规律的代码进行修改，此时采用手动修改，容易出错，效率低；若采用vim替换操作实现能够有效提...
《黑神话：悟空》作为国内首款3A游戏大作，上线仅10天全球发行量就已超过1700万份，不论您是否是游戏玩家，相信您都能在各种新闻、宣传...
本期我们学习一篇关于 DDR IP 硬化（Hardening）的文章，讲述了在 DDR IP 后端实现中的一些建议。笔者在 AI 翻译的基础上对译文进行修正...
SiRider S1 是 Radxa 联合 Arm China 基于 SiEngine 龍鹰一号处理器打造的工业单板计算机。它带有以太网、USB、HDMI、PCIe、Typec-C ...
接上文：PCIe学习(一)2 事务层事务层需要完成的事情：TLP的生成（发送）和解析（接收）TLP排序机制基于信用值的流量控制机制数据中毒（D...
作用：快速训练序列（FTS）在从L0s过渡到L0时用于位和符号锁定。Receiver接收到FTS会退出电气空闲状态，并且完成bit and Symbol lock。
因此，接收端必须根据接收到的数据生成一个输入时钟。在实际操作中，一个锁相环（PLL）会对准输入数据的跳变，从而提取出合适的时钟信号...
