Modelsim 仿真工具是 Model 公司开发的。它支持 Verilog、VHDL 以及他们的混合仿真，它可以将整个程序分步执行，使设计者直接看到他的程...
“SPI转CAN-FD”是嵌入式开发领域的常用方法，它极大地促进了不同通信接口之间的无缝连接，并显著降低了系统设计的复杂性。飞凌嵌入式依托...
作为本土领先的通用32位MCU产品及解决方案供应商，灵动基于安谋科技自研业务产品与Arm技术方案，自主研发软硬件产品并打造了完善的MCU生...
此处以在t113_s3p_c906 芯片下创建一个example_demo方案为例，帮助客户快速创建定制方案。第一步：进入rtos/board/t113_s3p_c906目录，...
DRAM 不再缩放。在辉煌的年代，内存密度每 18 个月翻一番——甚至超过了逻辑。这相当于每十年密度增加 100 多倍。但在过去的十年里，缩放...
本章节以SBC-T113S4主板的TinaLinux为例，介绍异构双核通信的实现。该方法也同样适用于T113i平台。
小编最近在做逻辑综合时，总在 Verilog HDL 以及 SDC 内见到 SERDES 时钟以及相关约束，为了揭开 电串行器/解串器 Serdes 的神秘面纱，...
做硬件设计，在做设计文档时总少不了接口时序图的绘制，之前曾写过两篇文章《VSCode:WaveForm在手，时序我有》、《Markdown时序图绘制与...
在linux系统中进行芯片调试定位时，我们经常需要读取寄存器的数值，有些时候可能手动读取就可以了，当读取频率高且数据量较大的场景时，...
版权声明：本文作者：烓围玮未。主要从事ISP/MIPI/SOC/车规芯片设计/SOC架构设计知乎专栏：芯片设计进阶之路微信公众号：芯片设计进阶之...
在芯片开发工程中，通常为了知道工程目录下发生了哪些改动，或者两份源码文件之间有什么不同，会需要用到文件和文件夹的比对工具。使用...
英尚微代理基于自研射频技术和基带算法提供蓝牙MCU。蓝牙MCU配套成熟的网络协议栈和丰富的示例代码及多平台APP工具。部分芯片型号无需二...
CDC是Clock Domain Crossing的缩写，当芯片中有多个异步时钟域，信号从一个时钟域到另一个时钟域时，这是数字IC设计中最关键的问题之一。
版权声明：本文作者：烓围玮未。主要从事ISP/MIPI/SOC/车规芯片设计/SOC架构设计首发于知乎专栏：芯片设计进阶之路微信公众号：芯片设计...
本期我们将讨论 DDR4 的 Gear-down mode (直译：降档) 特性，他是一种提高 DDR 系统兼容性、稳定性的特性
本期我们学习一篇讨论 DDR4 板级设计和信号完整性验证面临的挑战的论文，由来自西门子、富士通以及美光等公司的作者联合完成。
本系列连载于 OpenIC SIG，除了 DDR 学习时间专栏外，OICG 目前正在陆续上线 HDLBits 中文导学的优化版本，欢迎关注/支持/加入我们
根据CEM标准，PCIe add-in card有两个用于热插拔机制的边带信号，分别是PRSNT1#和PRSNT2#，这两个信号是直接连接在一起的，且这两根信号...
我们非常高兴地宣布，Banana Pi的全新OpenWRT One路由器现已正式发售！该产品专为高性能和灵活性设计，适用于各种网络需求，无论是家庭...
sed (stream editor) is a non-interactive command-line text editor.
