中国科学技术部部长王志刚本月19日下午在国务院新闻办公室举行的发布会上透露，人工智能科技还有很多工作要做，目前以大数据为基础的人...
六一儿童节就要来了，我们有份特别的礼物，既可以增加亲子互动机会，还可以提升孩子的创新和逻辑思维能力~可谓一举两得~赶快参加活动免...
2018年，美国卡耐基梅隆大学招收了全美第一批人工智能本科学生，任命该校的机器人和计算机科学教授里德·西蒙斯（Reid Simmons）担任首位...
2018年秋季，美国首个人工智能本科专业在卡耐基梅隆大学设立，首批共招收了18名本科生。今年5月，其中两位学生即将毕业，成为美国首批人...
By the way，MicroSemi 的全球客户支持不错，在他们网站留下问题，会有专门的工程师邮件联系你帮助解决问题。比某 X 家的论坛发帖效率高...
当HREADY为HIGH时（表示当前传输完成），slave对HSELx，地址和控制信号进行采样。 在某些情况下当HREADY为低电平时，HSELx也可能会被置...
写完了UART，接下来说一下另一个通信协议。SPI协议。SPI，中文串行外围设备接口，SPI总线是在物理上是通过接在外围设备微控制单元上的同...
今天我们开始FPGA最初的小工程：如何使用板卡实现简单的UART通信。（结尾送源码）作者：Trustintruth来源：[链接]
SystemVerilog中Singleton class是指只有一个对象（object）的类。这个对象只创建一次，为所需的全局变量提供一个namespaces。
Arm中国创新教育中心（Arm Innovation Education Center China ，AIECC）是Arm中国和江北新区研创园共同打造，由安芯教育运营，为南京江...
SystemVerilog 中的Covergroup结构封装了 coverage model。Covergroup可以定义在package、module、program、interface和class中
interface 封装了模块的端口(ports)，以及它们的方向（modports），同步关系（ clocking block），function和task。
近期有部分小伙伴表示，收到了购买的EAIDK-310开发套件。但是，自己只有一台笔记本电脑，如何才能连接EAIDK-310进行开发调试？是不是还...
2020年，全球肆虐的新冠肺炎病毒，对人类的生存及发展带来严峻挑战，也对毕业生们从学校到社会的人生旅程造成巨大影响。受《华尔街日报...
SystemVerilog中的class可以具有数据成员（data or properties）和方法（method）。
耶鲁大学社交机器人实验室近期在 IEEE 的《Spectrum》上刊登了一项最新研究，在实验中，机器人给宠物狗发出的指令，比人给宠物狗发出的...
为引导和鼓励高校毕业生到企业工作，优化企业人才结构，加快恢复和稳定就业，工业和信息化部、教育部日前联合发文，部属开展2020年全国...
如果粗略的了解过UVM，很可能一开始会被UVM方法学的一些表述弄得雨里雾里，比如Factory机制。
Systemverilog中的callback指定了一个被调用的callback method，和一个调用callback method的callback hook。
Arm中国创新教育中心（Arm Innovation Education Center China ，AIECC）是Arm中国和江北新区研创园共同打造，由安芯教育运营，为南京江...
