最近大半年IC行业的招聘市场比较动荡，不少新创公司高薪挖人，加上一些原本有成熟产品的企业也开始拉队伍自研芯片，开出了不菲的offer，...
编写RTL，如果不注意，可能会写出zero-delay（零延时）的组合逻辑，也就是组合逻辑的输出，直接反馈到组合逻辑的输入上。如下图中组合逻...
channel interface是用来使不同coresight组件之间传递event使用。使用两个组件来实现：
最近开始做一个7nm的项目，发现对于后端来说，有一些东西和之前的工艺有些不同，因此希望借此机会和大家分享一下。
在写TB代码时，如果循环退出条件没注意，可能使循环一直不能退出，而且该循环又是没有延时的，因此就出现了zero-delay（零延时）的无限...
Vulkan正在改变图形的格局，为Android设备开创了视觉保真的新时代。Vulkan API虽然功能强大，但对于移动开发者来说可能相当复杂。因此，...
对于coresight组件的访问，使用debug APB总线进行访问。而对于trace数据的传输，使用ATB总线进行传输。
引言：总体感觉，NVMe就是在不断引入传统存储SCSI的特性，那么它和分布式存储/超融合又能碰撞出什么火花呢？
8月10日，Cadence中国的用户大会在上海举行。小编有幸也去凑了凑热闹，顺便看看后端技术方面有什么新东西。Flexible H-tree作为Cadence...
如下Tb代码，uart_send_one_data任务，发送一个数据后，要等待finish为高后，才可以发送下一个数据。
coresight对于每个coresight组件，规定了一些寄存器，这些寄存器的偏移是固定的，这些寄存器，是必须存在的。但是有的，可以不实现该寄...
Arm Compiler 5，也就是大家熟悉的armcc，距离官方2017年最后一次更新已经过去3年多了。实际上官方早在2016年发布Arm Compiler 5.06u3的...
定义4G大小空间的memory，位宽是128bit，地址位宽28bit，总共地址位宽32bit，4G大小。
位域和volatile大家再熟悉不过了：前者用于将指定类型的整形变量按照我们的意愿像蛋糕一样切分成或大或小的若干份；后者用于告诉编译器“...
coresight是ARM公司提出的，用于对复杂的SOC，实现debug和trace的架构。该架构，包含了多个coresight组件。众多的coresight组件，构成了...
在cpu的验证中，需要进行dvfs的验证，也就是在仿真过程中，时钟周期不再是固定的周期，而且时钟也不是一直有效。
为了满足复杂的power管理的需求，arm提供了P_Channel的低功耗接口，来满足这样的应用场景。
还在烦恼IC设计中的OCV、AOCV、POCV、SOCV和LVF傻傻分不清？今天我们就来逐个谈谈它们究竟是什么东西。
Arm于2018年推出Neoverse系列，为安全、高性能、灵活的云到边缘计算奠定了愿景，为万亿互联设备的世界而构建。凭借我们在智能手机市场的...
Arm中国创新教育中心（Arm Innovation Education Center China ，AIECC）是Arm中国和江北新区研创园共同打造，由安芯教育运营，为南京江...
