在电子工程领域，"更小、更强、更省、更稳" 是行业永恒追求，却长期困于 "微型化必牺牲性能、高性能必伴随高成本、低成本必妥协可靠性" ...
信号完整性（SI）在芯片设计中日益成为关键议题。随着芯片设计的复杂性增加，尤其是在多芯片和高级封装方案中，信号完整性面临着更为严...
UVM 中，phase 机制是一个基本而又非常核心的特性之一，uvm phase 将验证环境的运行划分为不同的阶段，如 build, configue, reset, main...
在后端物理实现中，boundary cell 被放置在 memory 之间，以解决与芯片设计、信号完整性和制造相关的几个问题。
传统观点认为，固态硬盘SSD总有一天会取代所有硬盘，但实际上，事实证明，固态硬盘对DRAM市场来说比对硬盘市场更具挑战性。
Register Transfer Level (RTL) Signoff是一系列定义明确的要求，在IC设计和验证的RTL阶段的时候，进入下一阶段之前必须满足这些要求。...
低功耗和高速度带来了设计复杂性的增加。DDR5与前几代最显著的区别是引入了决策反馈均衡，这是一种用于串行链路系统来提高接收信号完整...
GIT batch是window下原生的GIT命令行终端，兼顾了GIT的命令特性，同时也支持很多UNIX的原生的bash交互方法。但是由于编码问题，在使用GI...
芯片后端技术的主要目标是将数十亿个晶体管布局在单个芯片上，以创建先进的设备和片上系统。包括数据中心、通信、消费电子、汽车、国防...
DFT指的是Design for Test，而DV指的是Design Verification。这两种工作都同样具有挑战性，都是芯片设计流程中的关键步骤。
✎ 编者按 最近用一个实际体验不怎么样的片子，就跑版本时时序优化颇费功夫，在优化过程中一个关于加法器的优化，颇具特点，记录一下。
如图2所示，复位跨时钟模块本质上由2到3个级联的异步寄存器组成，i_src_rst_n接到所有寄存器的复位端口，首个寄存器的D端接1，最后一个...
AI技术在消费电子终端设备中的应用加速落地，推动了行业从弱复苏向成长的转变。消费电子行业处于快速迭代的发展阶段，不断涌现出新产品...
本期我们学习新思的一篇关于 LPDDR4 多通道体系结构优化的白皮书。原文有官方的中文译文版本，本文在此基础上做一些翻译优化（原中文版...
状态模式是一种行为设计模式， 让你能在一个对象的内部状态变化时改变其行为， 使其看上去就像改变了自身所属的类一样。
在直接映射cache中，当发生miss时，新请求的数据块只能映射到一条特定的cacheline。 在这种情况下，此cacheline的内容将替换为新的内存...
随着大模型的快速的发展，人工智能正在改变嵌入式硬件系统。在今年上海国际嵌入式展的开幕主题报告中，芯原股份董事长兼总裁戴伟民博士...
最近在github上看到了一个很让人叹为观止的项目。作者通过显微镜摄取芯片ROM，将里面的二进制固件给还原了。搞芯片和BSP的朋友都知道这...
目录- Quad Rank相对Dual Rank MRDIMM的性能优势- TFF 2U高度内存尺寸改进散热密度- MRDIMM功耗接近翻倍：RCD & DQ Buffers影响较大- MR...
相较于仅基于逻辑连接的MBFF封装，如果考虑到布局的实际情况，那么就有physical aware的in-place的MBFF封装实现，这种思路可以应用在常...
